内容
<!-- mcp-name: io.neosyn/cg-agent-kit -->
# cg-agent-kit - 一个用于FPGA设计的MCP服务器
[](https://github.com/Neosyn-Logic/cg-agent-kit/actions/workflows/ci.yml)
[](https://opensource.org/licenses/MIT)
赋予AI代理设计真实硬件的能力。`cg-agent-kit`是一个遵循模型上下文协议（MCP）的服务器，它驱动着开源的 **C Verilog编译器** - 这样，代理可以编写类似C的硬件描述语言（HDL），服务器可以编译、检查、生成Verilog，并在真实的工具链上进行综合检查，而不是凭空生成无法构建的Verilog。
C（“C-Ground”）是一种具有类似C语法硬件描述语言，它编译成干净、标准的Verilog。编译器在 **[github.com/Neosyn-Logic/cg-compiler](https://github.com/Neosyn-Logic/cg-compiler)** 上开源。
## 工具
| 工具 | 功能 |
|------|--------------|
| `cg_check` | 编译并验证C；结构化诊断（文件：行，修复） |
| `cg_generate_verilog` | 生成可综合的Verilog |
| `cg_simulate` | 模拟设计（`iverilog`后端或商业快速模拟） |
| `cg_synth` | 使用Yosys综合Verilog：真实/折叠/可疑判决 + 单元计数 |
| `cg_example` | 评分查找到一个精选的、**已验证的代码词典**（18个条目） |
| `cg_suggest_for_error` | 将编译器错误映射到具有修复模式的配方 |
| `cg_fsm` / `cg_graph` | 任务的编译状态机 / 网络的图 |
| `cg_docs` | C语言 + 模式参考 |
工具包的组织理念：代理从**已验证的代码**中**种子和适应**，并在每一步**针对真实编译器进行验证** - 而不是从头开始发明。
## 开放与商业
该工具包和它驱动的编译器是开放的。**快速（字节码）周期精确模拟器** 是商业Neosyn SDK的一部分 - 因此，`cg_simulate`的默认`字节码`后端要求您升级，而 **`iverilog`后端** 完全有效（生成Verilog + 运行Icarus Verilog）。其他所有功能 - 检查、生成、综合、词典、文档 - 都完全运行在开放编译器上。更多信息请访问 [neosyn.io/open](https://neosyn.io/open)。
## 安装
```bash
pip install cg-agent-kit
```
然后将其指向已编译的C编译器jar文件（从 [cg-compiler releases](https://github.com/Neosyn-Logic/cg-compiler/releases/latest) 下载预编译的jar文件，或从源代码编译）：
```bash
export CG_JAR=/path/to/cg-language-server.jar
```
（可选，对于`cg_synth`和`iverilog`模拟后端，安装`yosys`和`iverilog`。）
## 运行
作为MCP服务器（适用于Claude Desktop、Cursor、Windsurf或任何MCP客户端）：
```bash
cg-mcp-server
```
将其添加到您的MCP客户端配置中，例如：
```json
{
"mcpServers": {
"cg": { "command": "cg-mcp-server", "env": { "CG_JAR": "/path/to/cg-language-server.jar" } }
}
}
```
或直接从Python调用验证函数：
```python
from cg_agent_kit import cg_mcp_server as cg
print(cg.check(open("Counter.cg").read()))
print(cg.generate(open("Counter.cg").read()))
```
工具包中包含18个已验证的C设计和语言 + CPU模式参考，由`cg_docs`工具提供。
## 许可证
MIT - 请参阅 [LICENSE](LICENSE)。C 最初是 Synflow Cx 工具链。
